Das Universal Chiplet Interconnect Express (UCIe) Consortium hat die Veröffentlichung der UCIe 2.0-Spezifikation angekündigt, die das offene Chiplet-Ökosystem weiter vorantreibt.

Die neueste Spezifikation führt mehrere wichtige Verbesserungen ein. Erstens bietet es Unterstützung für eine standardisierte Systemarchitektur für Verwaltbarkeit, Testbarkeit und Debugging (DFx) über mehrere Chipsätze hinweg während des gesamten System-in-Package-Lebenszyklus (SiP). Dazu gehört eine optionale UCIe DFx-Architektur (UDA), die in jedem Chiplet eine herstellerunabhängige Managementstruktur für Test-, Telemetrie- und Debugfunktionen integriert.

Darüber hinaus bietet UCIe 2.0 Unterstützung für 3D-Verpackung mit Hybrid-Bonding. Der neue UCIe-3D-Standard unterstützt Bump-Abstände von nur 1 Mikrometer bis 25 Mikrometer und ermöglicht so eine höhere Bandbreitendichte und eine verbesserte Energieeffizienz im Vergleich zu 2D- und 2,5D-Architekturen.

„Das UCIe-Konsortium unterstützt eine vielfältige Palette von Chipsätzen, um den Anforderungen der sich schnell verändernden Halbleiterindustrie gerecht zu werden“, sagte Cheolmin Park, Präsident und Corporate Vice President bei Samsung Electronics.

Die UCIe 2.0-Spezifikation baut auf früheren Iterationen auf, indem sie einen umfassenden Lösungsstapel entwickelt und die Interoperabilität zwischen Chipsatzlösungen fördert.

Die Spezifikation umfasst außerdem optimierte Paketdesigns, um Interoperabilitäts- und Konformitätstests zu erleichtern, sodass Anbieter die unterstützten Funktionen ihrer UCIe-basierten Geräte anhand einer bekannten Referenzimplementierung validieren können.

Bemerkenswert ist, dass die UCIe 2.0-Spezifikation vollständig abwärtskompatibel mit UCIe 1.1 und 1.0 bleibt und einen reibungslosen Übergang für bestehende Chiplet-basierte Designs gewährleistet.